IEC Portal de publicacions > Botiga

Cerca ràpida
Títol Autor
Col·lecció Matèria
ISBN Any d'edició
Tipus de Publicació Criteri
 
 
 
 
Resultat de la cerca Registres 1 a 1 (1 registres en total)
Simulación del proceso tecnologico VDMOS de puerta de polisilicio. Optimización y resistencia específica
-- Article --
 Autor/a: Rebollo Fernández, Jorge ; Millán, J. ; Fernández, J. Antonio ; Paredes, Josep Maria ; Berta Mueller, Francisco ; Hidalgo Villena, Salvador
 Matèria:   Transistors bipolars
 Col·lecció: Actes ; 12 		Veure fitxa
Fitxa completa
Pàgina 1 de 1  
   Primera Anterior
Anar a la pàgina:
Següent Última

Dades de l´usuari/ària